扫一扫
分享文章到微信
扫一扫
关注官方公众号
至顶头条
来源:比特网 2010年7月13日
关键字:
2.3 DMT调制电路设计
DMT 调制是ADSL收发器片上系统芯片中的重要模块之一,主要完成数据在每个子信道上的调制,它的好坏直接关系到ADSL收发器芯片性能的好坏。DMT中大部分的计算都通过DSP来完成,如FFT/IFFT、FEQ、TEQ、星座编码和解码、Trellis编码和Viterbi解码等功能。与DSP的联系主要通过数据和程序地址总线来完成。
在发送方向,从数字接口来的数据流已经是每个子信道的比特分配流,这种数据流在星座编码模块中进行星座编码,将频域的比特流信号转换成时域的星座平面上的复数(X+iY)信号,然后进行2D QAM调制。这时候可以选择Trellis编码(四维格状态调制),用以产生冗余比特来增强发送的可靠性。然后将经过星座编码后的数据存入发送缓冲。由于信道失真或者其他的原因,从缓冲出来的数据在频率和相位上都与主时钟频率和相位不匹配。所以为了调整这种不匹配,从缓冲出来的数据先经过频率调整和增益微调(FTG)。频率调整是调节发送频率,保证发送频率和理想频率的一致,FTG是调节每个子载波上的增益稀疏。然后再进入快速傅立叶逆变换(IFFT),将频域的DMT符号转换成时域的信号,送入发送缓冲之中,最后送入模拟前端接口。
在接收方向,从模拟前端接口来的数据是经过时域均衡(TEQ)以后的,这些数据首先进入接收缓冲,之后进入快速傅立叶变换(FFT),将时域的DMT信号转换成频域的信号(512点),然后在频域均衡(FEQ)和相位调整模块中消除相应的干扰,送入接收缓冲,之后进行星座解码,从而将星座平面的复数点转换为比特流。如果接收的数据使用了Trellis编码,那么在星座解码后的数据将再通过Viterbi解码模块之后,送入数据接口。
在第64个子信道中传送的时导频信号,在发送和接收方向都是通过DPLL数字锁相环来保证发送和接收时钟与导频信号一致。当星座编码和解码时,发现导频信号的星座点的位置与理想的点位置不一致时,就要通过DPLL和相位调整/频率调整模块来纠正。同时,监视器可以发送中心断R_INT4信号到管理和控制接口。通过ASB与内部ARM核通信。DPLL的功能有:(1)DPLL中恢复导频信号的功能。为了保证收发时钟有固定的相位关系,在ADSL中采用了插入导频的方法来传送和恢复时钟信号。发送器在发送数据的同时用64号子信道传送独立的导频信号,抽样时钟频率为2208kHz,而导频信号的频率为 276kHz,恢复了导频信号后,利用锁相环锁住抽样时钟频率,从而实现时钟的恢复。(2)在PLL中通过一个时钟源产生内部的所需时钟。其中内部所需时钟包括:CPU时钟、DSP时钟、各种算法的时钟等。PLL锁相环的外界参考晶体的频率可以为:35.328MHz。
在Trellis编码和Viterbi解码时,分别有一个误码计数器与之相连,当发生错误时,误码计数器加1,加到一定数值,就通过发送中断信号T_INT5、R_INT5通知内部ARM核。
3 非对称数字用户环路收发器的睡上系统芯片设计难点
3.1 DSP算法设计及实现
DSP 算法是ADSL收发器SOC芯片的核心,其工作的好坏直接影响整个芯片的性能,而ADSL收发器中涉及的DSP技术又非常复杂,给设计增加了难度。DSP 算法的设计首先要建立管理模型,以模型为基础进行算法设计,继而设计优化模型并以此为根据对算法进行优化,使算法准确、稳定,能很好地满足性能要求。下一步就是硬件软件实现及二者的协同设计和验证,验证是为了优化VLSI硬件和功能结构,有效快速地执行算法,最后进行DSP系统集成。
3.2 数模混合设计
为了降低功耗,提高电子器件的效率,把模拟前端AFE与微控制器MCU核等集成到一起。在一个数字芯片上集成混合信号内核时,缺乏线性电阻是一个主要问题,因为连续时间序滤波器要求片上电阻具有良好的可控性和线性。电流开关DAC也要用线性电阻把电流转变成电压。把数字噪音与模拟噪音隔离开是另外一个问题,必须采用具有较高共模抑制比(CMRR)和电源抑制比的完全差动设计。
3.3 系统验证问题
随着系统级芯片(SOC)复杂性的增加,传统使用HDL软件模拟器来进行验证的方法已经不够用了,它无法提供所需的性能,以检查系统功能的正确性。而且 SOC芯片的验证需要对整个系统建立模型,要将很多实际的情况加入到模型之中,来证明整个系统经及芯片都工作正常。因此,需要有一个灵活的建模环境,以便处理大量的系统级方案。处理界面入口(TIP)可以在抽象层软件和详细的硬件实现之间提供一个高速链接,执行任务软件、验证系统级操作以及快速发现设计中的问题。
3.4系统测试问题
SOC芯片的测试技术难度较大。SOC芯片测试设备则必须能够精确地检测模拟和数字两种电路,并支持扫描检测和嵌套式存储器检测。对输入引脚加测试向量,再从输出引脚观察结果的传统检测方法已不适用。因为,传统方法测试向量集会过分庞大,执行时间也会长得惊人。
4 设计实现
采用软硬件协同仿真设计,在大型EDA仿真软件Cadence的数字模拟混合设计工具Spectra上,用硬件描述语言Verilog完成设计输入,进而完成设计综合、功能仿真、布局布线、后仿真和产生构造位流文件。
以上介绍了ADSL收发器片上系统芯片设计,给出了相应硬件设计的具体描述,对设计特点、难点进行了阐述。
如果您非常迫切的想了解IT领域最新产品与技术信息,那么订阅至顶网技术邮件将是您的最佳途径之一。
现场直击|2021世界人工智能大会
直击5G创新地带,就在2021MWC上海
5G已至 转型当时——服务提供商如何把握转型的绝佳时机
寻找自己的Flag
华为开发者大会2020(Cloud)- 科技行者