科技行者

行者学院 转型私董会 科技行者专题报道 网红大战科技行者

知识库

知识库 安全导航

至顶网网络频道路由交换3.2G速率下功耗小于100mW 赛灵思推VIRTEX-5 LXT方案

3.2G速率下功耗小于100mW 赛灵思推VIRTEX-5 LXT方案

  • 扫一扫
    分享文章到微信

  • 扫一扫
    关注官方公众号
    至顶头条

ISE 8.2i提供独特的集成时序收敛环境和生产力增强功能,使用户充分领略到Virtex-5 LXT家族在连接性、性能和功率方面的优势。

作者:李勇【原创】 2006年11月16日

关键字:

  • 评论
  • 分享微博
  • 分享邮件

11月14日,全球可编程逻辑解决方案领导厂商赛灵思公司宣布面向最新Virtex-5 LXT FPGA平台推出完整的逻辑设计解决方案,包含升级版集成软件环境(ISE)设计工具。据介绍,Virtex-5 LXT FPGA平台是业内第一款提供硬代码PCI Express端点和三重模式以太网媒体访问控制器(MAC)模快的FPGA。ISE 8.2i提供独特的集成时序收敛环境和生产力增强功能,使用户充分领略到Virtex-5 LXT家族在连接性、性能和功率方面的优势。同时,ISE 8.2i为充分利用Virtex-5家族出众的路由架构提供了实现环境并增强以最小跳跃支持模块到模块之间连接性的对角路由,通常在3.2 Gbps速率下每通道的功耗小于100mW。

ISE 8.2i设计套件的丰富功能集使设计工程师能够利用Virtex-5 LXT器件以较大的确定性来满足性能目标并用较少的时间达到设计收敛。赛灵思的用户甚至可以在最大的FPGA设计中维持业内领先的性能。利用其独特的Fmax技术,ISE提供的诸如下一代物理综合之类的功能具备面向Virtex-5 LXT设计的前后路由优化。经增强的物理综合支持ExpressFabric 技术,减少了逻辑级别及信号延迟并更为有效地包装设计。

ISE Foundation 8.2i:赛灵思的旗舰设计环境提供一种完整的从前端到后端的设计解决方案。ISE Foundation 8.2i所包含的集成时序收敛环境在逻辑和物理设计域之间提供更加严密的关联。 在约束项、时序分析、布局规划和实现报告之间的自动交叉探测功能,为时序收敛和调试设计提供了更大的可视性和更为有效的方法。

ChipScope Pro 8.2i:使在或接近操作系统速度上进行片上调试成为可能。作为一种可用的附加选项, ChipScope Pro 8.2i 解决方案把验证周期减少多达50%。

    • 评论
    • 分享微博
    • 分享邮件
    邮件订阅

    如果您非常迫切的想了解IT领域最新产品与技术信息,那么订阅至顶网技术邮件将是您的最佳途径之一。

    重磅专题
    往期文章
    最新文章